PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-311933

(43)Date of publication of application: 09.11.2001

602F 1/133

(51)Int.Cl. **G02F**

G09G 3/20

G09G 3/36

(21)Application number: 2000-130649

(71)Applicant: HITACHI LTD

(22)Date of filing:

28.04.2000

HITACHI DEVICE ENG CO LTD

(72)Inventor : OWAKI YOSHIO IGARASHI YOICHI


(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device permitting to reduce a transfer frequency on a bus line when a display control device transfers display data containing ineffective display data to a driving circuit.

SOLUTION: The liquid crystal display device is provided with the display control device which alternately sends display data for the odd-numbered driving circuits and display data for the even-numbered driving circuits to the plural driving circuits, and when the display control device sends the ineffective display data to at least one of the even-numbered driving circuits, it sends the effective display data for the odd-numbered driving circuits, which are positioned before the ineffective display data, as the

which are positioned be vineffective display data.



M6

LEGAL STATUS

[Date of request for examination]

08.03.2004

Date of sending the examiner's decision of

23.01.2007

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(12) 公開特許公報(A)

(11)特許出願公開番号 特別2001-311933 (P2001-311933A)

(43)公開日 平成13年11月9日(2001.11.9)

(51) Int.Cl.7		酸別们号	FI			·~73~}*(参考)	
G02F	1/133	5 5 0	C 0 2 F	1/133	5 5 0	2H093	
G 0 9 G	3/20	6 1 1	C 0 9 G	3/20	611C	5 C O O 6	
					611F	5 C 0 8 0	
	3/36			3/36			

審査請求 未請求 請求項の数15 OL (全 19 頁)

(21)出顧番号	特顧2000-130649(P2000-130649)	(71)出顧人	000005108
			株式会社日立製作所
(22) 均順日	平成12年4月28日(2000.4.78)		東京都千代田区神田駿河台四丁目6番地
		(71)出顧人	000233088
			日立デバイスエンジニアリング株式会社
			千葉県茂原市早野3681番地
		(72)発明者	大脇 義雄
			千葉県茂原市早野3681番地 日立デバイス
			エンジニアリング株式会社内
		(74)代理人	100083552
			弁理士 秋田 収喜


最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 表示制御装置から駆動回路に無効表示データ を含む表示データを転送する際に、パスライン上の転送 周波数を低減することができる液晶表示装置を提供す る。

【解決手段】 奇数書目の前定駆動回路用の表示データ と、偶数番目の前記駆動回路用の表示デークとを交互に 前記複数の駆動回路に送出する表示制幹装置は、前記偶数 番目の駆動回路の少なくとも一つの駆動回路に無効表示 データを送出する際に、前記級数号の駆動回路内の無 効表示データの前に位置する、前記奇数番目の駆動回路 用の有効表示データを、前記無効表示データとして送出 する。



【特許請求の範囲】

【請求項1】 液晶表示素子と、複数の駆動回路と、無 効表示データを含む表示データを前記複数の駆動回路に 送出する表示制御装置とを備える液晶表示装置であっ て、

前記表示制御装置は、無効表示データを前記複数の駆動 回路に送出する際に、前記無効表示データとして、前記 無効表示データの前に位置する前記有効表示データと同 ーレベルのデータを送出することを特徴とする液晶表示 装置。

【請求項2】 液晶表示素子と、複数の駆動回路と、無 効表示データを含む表示データを前記複数の駆動回路に 送出する表示制御装置とを備える液晶表示装置であっ て、

前記表示制御装置は、無効表示データを前記複数の駆動 国路に送出する際に、前記無効表示データとして、前記 無効表示データに連続する前記有効表示データと同一レ ベルのデータを送出することを特徴とする液晶表示装 置。

【請求項3】 液晶表示素子と、複数の駆動回路と、奇 数番目の前記駆動回路用の表示データと、偶数番目の前 記駆動回路用の表示データとを交互に前記複数の駆動回 路に送出する表示制御装置とを備える液晶表示装置であって

前記表示刺傳終置は、前記偶数番目の駆動回路の少なく とも一つの駆動回路に無効表示データを送出する際に、 新記無効表示データの前に位置する、前記希数番目の駆 動回路用の有効表示データと同一レベルのデータを、前 記無効表示データとして送出することを特徴とする液晶 表示結響。

【請求項4】 液晶表示素子と、複数の駆動回路と、奇 数番目の前記駆動回路用の表示データと、偶数番目の前 記駆動回路用の表示データとを交互に前記複数の駆動回 路に送出する表示制御装置とを備える液晶表示装置であ って、

前記表示制御装置は、前記台聚番目の駆動回路の少なく とも一つの駆動回路に無効表示データを送出する際に、 前記無効表示データに連続する、前記偶数番目の駆動回 路用の有効表示データと同一レベルのデータを、前記無 効表示データとして送出することを特徴とする液晶表示 装置。

【請求項5】 前記複数の駆動回路の少なくとも一つ は、前記液晶表示素子の信号線に接続されない出力端子 を有し、

前記無効表示データは、前記液晶表示素子の信号線に接 続されない出力端子に接続される内部回路用の表示デー タであることを特徴とする請求項3または請求項4に記 載の液晶表示装置。

【請求項6】 液晶表示素子と、複数の駆動回路と、奇 数番目の前記駆動回路用の表示データと、偶数番目の前 記駆動回路用の表示データとを交互に前記複数の駆動回路に送出する表示制御装置とを備える液晶表示装置であって.

前記表示制御装置は、外部から入力される奇数番目の駆動回路用の表示データを格納する第1の格納手段と

外部から入力される偶数番目の駆動回路用の表示データ を格納する第2の格納手段とを有し、

前記第1の格納手段、および第2の格納手段から交互に 表示データを読み出して前直接数の原動回路に送出し、 かつ、前直の影響目の原動回路の少なくとも一つの駆動 回路に無効表示データを送出する際に、前記無効表示デ ータの前に位置する、前記台数番目の駆動回路用の有効 表示データを、前記無効表示データとして送出すること を特徴とする流晶表示装置。

【請求項7】 前記表示制御装置は、無効表示データの 送出タイミングを検出して、前記第1の格納手段から読 み出された有効表示データを、前記無効表示データとし で送出することを特徴とする請求項6に記載の液晶表示 装置。

【請求項8】 前記表示制制法置は、前定第2の格納手 段に格納する表示データが無効表示データである場合 に、前記無効表示データの前に位置する前記令数器目の 駆動四路用の有効表示データを、前記第2の格納手段に 格納することを特徴とする前求項6に記載の液晶表示装 置。

【請求項9】 液晶表示素子と、複数の駆動回路と、奇 数番目の前記原動回路用の表示データと、偶数番目の前 記駆動回路用の表示データとを交互に前記複数の駆動回 路低送出する表示制御装置とを備える液晶表示装置であ って、

前記表示制御装置は、外部から入力される奇数番目の駆動回路用の表示データを格納する第1の格納手段と、 外部から入力される偶数番目の駆動回路用の表示データ を格納する第2の格納手段とを1

前記第1の格納手段、および第2の格納手段から交互に 表示データを読み出して前記機数の駆動回路に送出し、 かつ、前記記券番目の駆動回路の少なくとも一つの駆動 回路に無効表示データを送出する際に、前記無効表示デ ータに連続する、前記偶数番目の駆動回路用の有効表示 データを、前記無効表示データとして送出することを特 徴とする済進表示装置。

【請求項10】 前記表示制博装置は、無効表示データ の送出タイミングを検出して、前記第2の格納手段から 認み出された有効表示データを、前記無効表示データと して送出することを特徴とする請求項8に記載の液晶表 示義置。

【請求項11】 前記表示制例装置は、前記第1の格約 手段に格納する表示デークが無効表示データである場合 に、前記無効表示データに連続する、前記偶数番目の駆 動回路用の有効表示データを、前記第1の格納手段に格 納することを特徴とする請求項9に記載の液晶表示装

【請求項12】 前記表示制御装置は、前記複数の駆動 回路に送出するクロック信号をカウントして、無効表示 データの送出タイミングを検出することを特徴とする請 求項7または請求項10に記載の液晶表示装置。

【請求項13】 前記複数の駆動回路の少なくとも一つ は、前記液晶表示素子の信号線に接続されない出力端子 を有し、

前記無効表示データは、前記液晶表示素子の信号線に接 続きれない出力端子に接続される内部回路用の表示デー 夕であることを特徴とする請求項6または請求項9に記 線の液晶表示装置。

【請求項14】 液晶表示素子と、前記液晶表示素子を 制御する表示制御装置とを備える液晶表示装置であっ

前記表示制御装置は、外部から入力されるディスプレイ タイミング信号内の表示データ数に基づき、入力モード を変更することを特徴とする液晶表示装置。

【請求項15】 前記表示制御装置は、前記ディスプレイタイミング信号内の外部クロック数をカウントするカウント手段と、

前記カウント手段でのカウント数に基づき動作モードを 判別する判別手段と、

前記判別手段での判別結果に基づき内部で入力モードを 変更するモード変更手段とを有することを特徴とする請 求項14に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置に係 わり、特に、駆動回路(ドレインドライバ)間でディジ タル信号を転送する方式の液晶表示装置の駆動回路に適 用して有効な技術に関する。

[0002]

【従来の技術】STN (Super Twisted Nematic) 方 式、あるいはTFT (Thin Film Transister) の液晶表 示モジュールは、ノート型パソコン等の表示装置として 広く使用されている。これらの液晶表示装置は、液晶表 デパネルと、液晶表示パネルを駆動する駆動回路(ドレ インドライバもよびゲートドライバ)、表示制御装置 (または、タイミングコントローラ)、電源回路を備え ている。なお、このような流晶表示装置は、例えば、特 脚平9-7122号十に記載されている。

[00031

【発明が解決しようとする課題】近年、徳札表示装置に おいては、液晶表示パネルの大調面化の要求に伴って、 液晶表示パネルの解像度として、XGA表示モードの1 024×768画業、SXGA表示モードの1280× 1024画業、UXGA表示モードの1600×12 0画業と高解像度化が要求されている、このような、彼 晶表示パネルの高解像度化に伴い、表示制御装置から奇 数番目のドレインドライバに対して第1の表示データ取 払用のクロック信号を供給し、また、偶数番目のドレイ ンドライバに対して第2の表示データ取込用のクロック 信号を供給するとともに、表示制御装置からの数番目のド レインドライバ用の表示データ、および偶数番目のド ライバ用の表示データとをÆ信ドレインドライバに送 出するようにして、表示制物装置からドレインドライバ に供給される表示データ取込用のクロック信号の周波数 を低減するようにしたものがある。

【0004】前述したような液晶表示装置において、コ

スト低減のために、ドレインドライバとして汎用のもの を使用する場合があった。この場合に、全ドレインドラ イバの出力端子数に比して、液晶表示パネルのドレイン 信号線が少なくなる場合があり、このような場合、従来 では、余分となるドレインドライバの出力端子には、液 晶表示パネルのドレイン信号線を接続しないで使用して いた。しかしながら、ドレインドライバの回路構成上、 このような余分な出力端子を有するドレインドライバに も、全ての出力端子分の表示データを供給する必要があ った。ここで、この余分な出力端子分の表示データを、 以下、無効表示データと称し、それ以外の出力端子分の 表示データを有効表示データと称する。そして、従来で は、前述の無効表示データとして、Highレベル(以 下、単に、Hレベルという)、あるいは、Lowレベル (以下、単に、Lレベルという)を出力していた。 【0005】しかしながら、この従来の方法では、表示 データを転送するバスライントのデータの並びとして. 例えば、Hレベルの無効表示データ→Lレベルの有効表 示データ→Hレベルの無効表示データの繰り返し、 ある いは、Lレベルの無効表示データ→Hレベルの有効表示 データ→Lレベルの無効表示データの繰り返しが生じ。 バスライン上の転送周波数が上昇する場合があった。一 方、パーソナルコンピュータ等の情報機器では、当該情 報機器から発生する放射電磁雑音の発生量が規制されて いる。そして、液晶表示装置において、少しでも放射電

上昇するという問題点があった。
【 0 0 0 6 】 本売明は、前記従来技術の問題点を解決するためになされたものであり、本売明の目的は、溶晶表示装置において、表示制師装置から駆動回路に無効表示データを含む表示データを含む表示さしたとか可能となる技術を提供することにある。また、本売明の情報で、混晶表示装強することが可能となる技術を提供することにある。本明の前記ななびにその他の目的は、混晶表示装強することが可能となる技術を提供することにある。本明の前記ななびにその他の目的と新規な特徴は、本明

磁雑音の発生量を少なくするために、バスライン上の転

送周波数を低減する方法が有効であるが、前述したよう

に、従来の液晶表示装置では、無効表示データを含む表

示データを転送する際に、バスライントの転送周波数が

細書の記述及び添付図面によって明らかにする。 【0007】

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。即ち、本発明は、液晶表示素子と、 複数の駆動回路と、無効表示データを含む表示データを 前記複数の駆動回路に送出する表示制御装置とを備える 液晶表示装置であって、前記表示制御装置は、無効表示 データを前記複数の駆動回路に送出する際に、前記無効 表示データとして、前記無効表示データの前に位置する 前記有効表示データと同一レベルのデータを送出するこ とを特徴とする。また、本発明は、液晶表示素子と、複 数の駆動回路と、無効表示データを含む表示データを前 記複数の駆動回路に送出する表示制御装置とを備える液 晶表示装置であって、前記表示制御装置は、無効表示デ ータを前記複数の駆動回路に送出する際に、前記無効表 示データとして、前記無効表示データに連続する前記有 効表示データと同一レベルのデータを送出することを特 徴とする。

【0008】また、本発明は、液晶表示素子と、複数の 駆動回路と、奇数番目の前記駆動回路用の表示データ と、偶数番目の前記駆動回路用の表示データとを交互に 前記複数の駆動回路に送出する表示制御装置とを備える 液晶表示装置であって、前記表示制御装置は、前記偶数 番目の駆動回路の少なくとも一つの駆動回路に無効表示 データを送出する際に、前記無効表示データの前に位置 する、前記奇数番目の駆動回路用の有効表示データと同 ーレベルのデータを、前記無効表示データとして送出す ることを特徴とする。また、本発明は、液晶表示素子 と、複数の駆動回路と、奇数番目の前記駆動回路用の表 示データと、偶数番目の前記駆動回路用の表示データと を交互に前記複数の駆動回路に送出する表示制御装置と を備える液晶表示装置であって、前記表示制御装置は、 前記奇数番目の駆動回路の少なくとも一つの駆動回路に 無効表示データを送出する際に、前記無効表示データに 連続する、前記偶数番目の駆動回路用の有効表示データ と同一レベルのデータを、前記無効表示データとして送 出することを特徴とする。

【0009】また、本発明は、流晶表示素子と、複数の 駆動回路と、奇数番目の前記駆動回路用の表示デークとを交互に が、高級器目の前記駆動回路用の表示デークとを交互に 前記複数の駆動回路に送出する表示制御装置は、外部から 入力される奇数番目の駆動回路用の表示データを格納する第1の熔納手段とを角 の熔納手段と、外部から入力される偶数番目の駆動 動回路用の表示デークを格納する第2の格納手段とを有 し、前記第1の格納手段とありまで第2の格納手段から交 互に表示データを読み出して前記複数の駆動回路に送出 し、かつ、前記偶数ボ目の駆動回路の少なくとも一つの 歌動回路上所数表示データを送出する際に、前記無効表 示データの前に位置する、前記奇数番目の駆動回路用の 有効表示データを、前記無効表示データとして送出する ことを特徴とする。

【0010】本祭明の実施の形態では、前記決示制御法 遊は、無効表示データの送出タイミングを検出して、前 記第1の格制手段から読み出された有効表示データを、 前記無効表示データとして送出する。本発明の実施の形 態では、前記表示制御装置は、前記第2の格納手段に格 様する表示データが無効表示データである場合に、前記 無効表示データが無効表示データである場合に、前記 無効表示データの前に位置する前記奇数番目の駆動回路 用の有効表示データを、前記第2の格納手段に格納す 本

【0011】また、本勢明は、液晶表示素子と、複数の駆動回路と、奇数番目の前記駆動回路用の表示データとを交互に前記模数の駆動回路に対して表示制御装置とを備える液晶表示表置であって、前記表示制御装置とを備える液晶表示表置であって、前記表示制御装置とを備える流出表示表置であって、前記表示制御装置とを備える第1の整件の表示データを格納する第1の整件の表示データを格納する第2の格納手段とを有し、前記部1の格納手段とと対し、前記部1の格納手段とと対し、前記部1の格納手段とと対して前記複数の駆動回路に送出し、かつ、前記奇数番目の駆動回路の少なくとも一つの戦動回路に対したかつ、前記奇数番目の駆動回路の少なくとも一つの歌動回路に歩数表示データを送出する際に、前記無効表示データを送出する際に、前記無効表示データと送出する際に、前記無効表示データと送出する際に、前記無効表示データと送出する際に、前記無効表示データと流動に無効素

【0012】本発明の実施の形態では、前記表示制御装 置は、無効表示データの送出タイミングを検出して、前 記第2の格納手段から読み出された有効表示データを. 前記無効表示データとして送出する。本発明の実施の形 態では、前記表示制御装置は、前記第1の格納手段に格 納する表示データが無効表示データである場合に、前記 無効表示データに連続する、前記偶数番目の駆動回路用 の有効表示データを、前記第1の格納手段に格納する。 【0013】本発明の実施の形態では、前記表示制御装 置は、前記複数の駆動回路に送出するクロック信号をカ ウントして、無効表示データの送出タイミングを検出す る。本発明の実施の形態では、前記複数の駆動回路の少 なくとも一つは、前記液晶表示素子の信号線に接続され ない出力端子を有し、前記無効表示データは、前記液晶 表示素子の信号線に接続されない出力端子に接続される 内部回路用の表示データある。

【0014】また、本売明は、液晶表示素子と、前記弦 晶表示素子を制帥する表示制御装置とを備える液晶表示 装置であって、前記表示制御装置は、外部から入力され るディスプレイタイミング信号内の表示データ数に基づ き、入力モードを変更することを特徴とする。また、本 毎別の実施の形態では、前記表示制御装置は、前記ディ スプレイタイミング信号内の外部クロック数をカウント するカウント手段と、前記カウント手段でのカウント数 に基づき動作モードを判別する判別手段と、前記判別手 段での判別結果に基づき内部で入力モードを変更するモ ード変更手段とを有する。

【00151 前記手段によれば、表示制制装置から無効 表示データを含む表示データを各駆動回路に転送する際 に、表示データのレベルが変化しないようにしたので、 バスライン上の転送周波数を低減することが可能とな る。また、前記手段によれば、表示制制装置は、外部か ら入力されるディスプレイタイミング信号内の表示デー 分数に基づき、動作モードを変更するようにしたので、 表示制制装置として各動作モード毎に共通のものを使用 することができ、これにより、コストを低減することが 可能となる。

[0016]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。なお、実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その練り返しの説明は省略する。

「実施の形態」1回1は、本発明の実施の形態1の下下 下方式の液晶表示モジュールの郵略構成を示すプロック 即である。本実験的形態の液晶表示モジュールは、液晶 表示パネル(TFT-LCD)10の長辺側の一辺にド レインドライバ130が配置され、また、液晶表示パネル 10の短辺側の一辺に、ゲートドライバ140が配置 される。インタフェース部100はインタフェース基板 に実装され、また、ドレインドライバ130、ゲートド ライバ140も、それぞれ専用のプリント基核に実装さ れる。

【0017】図2は、図1に示す液晶表示パネル10の一例の停価回路を示す図である。同図に示すように、液晶表示パネル10は、マトリクス状に形成をれる複数の画素を有する。各画素は、隣接する2本の信号線(ドレイン信号線(D)」またはゲート信号線(G)またはドレイン信号線(D))との突差領域内に配置される。各画素は薄膜トランジスタ(TFT1、TFT2)を引、各画素の薄膜トランジスタ(TFT1、TFT2)を引、各画素の薄膜トランジスタ(TFT1、TFT2)を引、各画電値は、画業電値は、画業電極は、画業電極は、「TO1)とコモン電艦(ITO1)とつことの間に液晶層(ITO1)とコモン電艦(ITO2)との間に液晶層

が設けられるので、裸膜トランジスタ(TFFT)、TF T2)のソース電極とコモン電極との間には、液晶容量 (CLC)が参照的に接続される。また、裸膜トランジス タ(TFT1, TFT2)のソース電極と前段のゲート 信号線(G)との間には、付加容量(CADD)が接続さ れる。

【0018】図3は、図1に示す液晶表示パネル10の 他の例の等価回路を示す図である。図2に示す例では、 前段のゲート信号線(G)とソース電極との間に付加容 量(CAID)が形成されているが、図3に示す例の等値 国路では、コモン電極(ITO2)に供給されるVCO Mの電圧が印加される共通信号線(COM)とソース電 Mをとの間に保持容量(CSTG)が形成されている点が異なっている。なお、因2、図3において、ARは表示領域である。本発明は、どちらにも適用可能であるが、制者の方式では、雨段のゲート信号線(G)ソルスが付加容量(CAD)を介して画素電極に飛び込むのに対し、後者の方式では、飛び込みがないため、より良好な表示が略となる。また、図2、図3は、縦電界方式の流晶表示パネルの等値回路を示しており、さらに、図2、図3は3は回路図であるが、実際の幾何学的配置に対応して指かれている。

しく場かれている。
【0019】図2、図3に示す液晶表示パネル10において、列方向に配置された各画素の消襲トランジスタ
(TFF11、TFT2)のドレイン電極は、それぞれドレイン信号線(D)は、列方向の各画素が流晶に跨調電圧を印加するドレインドライバ130に接続される。また、行方向に配置された各画素における薄膜トランジスタ(TFT1、TFT2)のゲート電荷は、それぞれゲート信号線(G)は、1、水平走査時間、行方向の各画素の消襲トランジスタ(TFT1、TFT2)のゲート電板に走速駅前電圧(正のバイ)、下下1、TFT2)のゲート電影に走速駅電圧(正のバイトで電低となびが出りがイデス電圧)をいは負のバイア3個上をいは負のバイア3個上をいは負のボイア3個上をいは負のボイア3個上をいは自のボイア3個上をいは自のボイア3個上をいは自のボイア3個上をいは自のボイア3個上をいは自のボイア3個上をいは自のボイアる個上をいは自のボイア

【0020】図1に示すインタフェース部100は、表 示制御装置110と電源回路120とから構成される。 表示制御装置110は、1個の半導体集積同路(LS I)から構成され、コンピュータ本体側から送信されて くるクロック信号 (CK)、ディスプレイタイミング信 号(DTMG)、水平同期信号(HSYNC)、垂直同 期信号(VSYNC)の各表示制御信号および表示用デ 一夕(R・G・B)を基に、ドレインドライバ130. および、ゲートドライバ140を制御・駆動する。表示 制御装置110は、ディスプレイタイミング信号が入力 されると、これを表示開始位置と判断し、受け取った単 純1列の表示データを、表示データのバスライン133 を介してドレインドライバ130に出力する。その際、 表示制御装置110は、ドレインドライバ130のデー タラッチ回路に表示データをラッチするための表示制御 信号である表示データラッチ用クロック信号 (CL2 A, CL2B)を信号線を介して出力する。この表示デ ータラッチ用クロック信号(CL2A, CL2B:以 下、単に、クロック信号という)等については後述す る。本体コンピュータ側からの表示データは6ビットあ るいは8ビットで、1 画素単位、即ち、赤(R)、緑 (G)、青(B)の各データを1つの組にして単位時間 毎に転送される。

【0021】表示制御装置110は、ディスプレイタイ ミング信号の入力が終了するか、または、ディスプレイ

タイミング信号が入力されてから所定の一定時間が過ぎ ると、1水平分の表示データが終了したものとして、ド レインドライバ130のラッチ回路に蓄えていた表示デ ータを液晶表示パネル10のドレイン信号線(D)に出 力するための表示制御信号である出力タイミング制御用 クロック信号 (CL1) を信号線を介してドレインドラ イバ130に出力する。また、表示制御装置110は、 垂直同期信号入力後に、第1番目のディスプレイタイミ ング信号が入力されると、これを第1番目の表示ライン と判断して信号線を介してゲートドライバ140にフレ ーム開始指示信号 (FLM)を出力する。さらに、表示 制御装置110は、水平同期信号に基づいて、1水平走 査時間毎に、順次液晶表示パネル10の各ゲート信号線 (G) に正のバイアス電圧を印加するように、信号線を 介してゲートドライバ140へ1水平走査時間周期のシ フトクロック信号 (CL3) を出力する。これにより、 液晶表示パネル10の各ゲート信号線(G)に接続され た複数の薄膜トランジスタ (TFT1, TFT2)が、 1水平走査時間の間導通する。以上の動作により、液晶 表示パネル10に画像が表示される。

【0022】図1に示す電源回路120は、正電圧生成 回路121、負電圧生成回路122、コモン電極(対向 電極)電圧生成回路123、ゲート電極電圧生成回路1 24から構成される。正電圧生成回路121、負電圧生 成回路122は、それぞれ直列抵抗分圧回路で構成さ れ、正極性の5値の階調基準電圧 (V"O~V"4) を、負電圧生成回路122は負極性の5値の階調基準電 圧 (V"5~V"9)を出力する。この下極性の階調基 準電圧 (V"0~V"4)、および負極性の階調基準電 圧(V"5~V"9)は、各ドレインドライバ130に 供給される。また、各ドレインドライバ130には、表 示制御装置110からの交流化信号(交流化タイミング 信号; M)も供給される。コモン電極電圧生成回路12 3はコモン電極(ITO2)に印加する駆動電圧を、ゲ ート電極電圧生成回路124は薄膜トランジスタ (TF T1. TFT2)のゲート電極に印加する駆動電圧(正 のバイアス電圧および負のバイアス電圧)を生成する。 【0023】図4は、図1に示すドレインドライバ13 0の一例の概略構成を示すブロック図である。なお、ド レインドライバ130は、1個の半導体集精回路(LS I)から構成される。同図において、表示データのビッ ト数を nとするとき、 正極性階調電圧生成回路 151a は、正電圧生成回路121から入力される正極性の5値 の階調基準電圧 (V"0~V"4) に基づいて、正極性 の2"階調の階調電圧を生成し、電圧バスライン158 aを介して出力回路157に出力する。負極件階調電圧 生成回路151bは、負電圧牛成回路122から入力さ れる負極性の5値の階調基準電圧(V"5~V"9)に 基づいて、負極性の2"階調の階調電圧を生成し、電圧 バスライン1586を介して出力回路157に出力す

る。また、ドレインドライバ130の謝師回路152内 のシフトレジスク回路153は、表示師師後班110か ら入力されるクロック信号(CL2A)(または、クロ ック信号(CL2B))に基づいて、入力レジスタ回路 154のデーク取り込み用信号を生成し、入力レジスタ 回路154に力する。

【0024】スカレジスタ回路154は、シフトレジスタ回路153から出力されるデータ取り込み用信号に満ち、表示制御装置110から入力されるグロック信号(CL2B))に同期して、各色時の1ビットの表示データを出力端子数がだけラッチする。ストレージンジスタ回路155は、表示制御装置110から入力される出力タイミング制御用クロック信号(CL1)に応じて、スカレジスタ回路154内の表示データをラッチする。このストレージレジス9回路155に取り込まれた表示データは、レベルシフト回路155に取り込まれた表示データは、レベルシフト回路156を介して出力回路157に入力される1円間が157に入力される1円間路157は、正修行の2階割の階削電圧あるいは負極性の2°階割の階削電圧から、表示データに対応した1つの階割電圧を選択して、各ドレイン信号線(D)に出かする。

【0025】図5は、出力回路157の構成を中心に、 図4に示すドレインドライバ130の構成を説明するた めのブロック図である。一般に、液晶層は、長時間同じ 電圧(直流電圧)が印加されていると 液品層の傾きが 固定化され、結果として残像現象を引き起こし、液晶層 の寿命を縮めることになる。これを防止するために、従 来のTFT方式の液晶表示モジュールにおいては、液晶 層に交流の駆動電圧を印加するようにしている。この液 晶層に交流電圧を印加する駆動方法として、ドット反転 法あるいはNライン反転法等のコモン対称法が知られて おり、図5は、駆動方法としてドット反転法を採用する 場合の構成を図示している。同図において、153は図 4に示す制御回路152内のシフトレジスタ同路、15 6は図4に示すレベルシフト回路であり、また、データ ラッチ部265は、図4に示す入力レジスタ回路154 とストレージレジスタ回路155とを表し、さらに、デ コーダ部(階調電圧選択回路)261、アンプ回路対2 63、アンプ回路対263の出力を切り替えるスイッチ 部(2)264が、図4に示す出力回路157を構成す る。ここで、スイッチ部(1)262およびスイッチ部 (2) 264は、交流化信号 (M) に基づいて制御され る。また、Y1, Y2, Y3, Y4, Y5, Y6は、そ れぞれ第1番目、第2番目、第3番目、第4番目、第5 番目、第6番目のドレイン信号線(D)を示している。 【0026】図5に示すドインドライバ130において は、スイッチ部(1)262により、データラッチ部2 65(より詳しくは、図4に示す入力レジスタ154) に入力されるデータ取り込み用信号を切り替えて、各色 毎の表示データを各色毎の隣合うデータラッチ部265 に入力する。デコーダ部261は、階調電圧生成回路151aから電圧バスライン158aを介して出力される 五種か20電脳の関電電圧があり、各データラッチ部2 65(より詳しくは、図4に示すストレージレジスタ1 55)から出力される表示用データに対応する正餐性の 開調電圧を選択する高電圧用デコーダ回路278と、隙 調電圧生成回路151bから電圧バスライン158bを 介して出力される負極性の2。閉間の際調電圧から、各 データラッチ部265から出力される表示用データに対 応する負極性の習調電圧を選択する低電圧用デコーダ回路 278と低電圧用デコーダ回路279とは、隣接するデータラッチ部265年に設定したれる。

【0027】アンプ回路対263は、高電圧用アンプ回 路271と低電圧用アンプ回路272とにより構成され る。高電圧用アンプ回路271には高電圧用デコーダ回 路278で選択された正極性の階調電圧が入力され、正 極性の階調電圧を出力する。低電圧用アンプ回路272 には低電圧用デコーダ回路279で選択された負極性の 階調電圧が入力され、負極性の膨調電圧を出力する。ド ット反転法では、隣接する各色の階調電圧は互いに逆極 性となり、また、アンプ回路対263の高電圧用アンプ 回路271および低電圧用アンプ回路272の並びは、 高電圧用アンプ回路271→低電圧用アンプ回路272 →高電圧用アンプ回路271→低電圧用アンプ回路27 2となるので、スイッチ部(1)262により、データ ラッチ部265に入力されるデータ取り込み用信号を切 り替えて、各色毎の表示データを、各色毎の隣り合うデ ータラッチ部265に入力し、それに合わせて、高電圧 用アンプ回路271あるいは低電圧用アンプ回路272 から出力される出力電圧をスイッチ部(2)264によ り切り替え、各色毎の階調電圧が出力されるドレイン信 号線(D)、例えば、第1番目のドレイン信号線(Y 1)と第4番目のドレイン信号線 (Y4)とに出力する ことにより、各ドレイン信号線(D)に正極性あるいは 負極性の階調電圧を出力することが可能となる。

【0029】図7は、図1に示す表示制御装置110内 の表示データ送出部の構成を示す図である。外部より表 示データ (DATAIN) が入力されると、奇数番目の ドレインドライバ田の表示データは 奇数番目田メモリ 20に入力され、偶数番目のドレインドライバ用の表示 データは、偶数番目用メモリ21に入力される。次に、 これらの書き込まれた表示データは、読み出し開始信号 印加後、読み出し用クロック信号(CLK)に同期して 先頭アドレスから順次読み出される。 読み出された表示 データ(o/D、e/D)は、マルチプレクサ(MP X) に入力され、セレクタゼネレータ部22からの選択 信号 (MS) によって、表示データ (o/D、e/D) のどちらか一方が選択され、表示データ (DDATA) としてバスライン133上に送出される。 本実施の形態 のように、シングルバス転送方式の場合、マルチプレク サ (MPX)、表示データ (o/D)、表示データ (e /D)を交互に選択する。ここで、セレクタゼネレータ 部22は、スタートパルス (SST) を基準に、読み出 し用クロック信号(CLK)に同期して、選択信号(M S)を生成する。 【0030】前述したような液晶表示装置において、コ

スト低減のために、ドレインドライバ130として汎用 のものを使用する場合があり、この場合には、全ドレイ ンドライバの出力端子数に比して、液晶表示パネルのド レイン信号線が少なくなる場合があり、このような場 合、従来では、余分となるドレインドライバの出力端子 には、液晶表示パネルのドレイン信号線(D)を接続し ないで使用していた。このような使用形態の一例を、図 6に示す。この図6に示す例では、先頭のドレインドラ イバ(DRVI)に、ドレイン信号線に接続されない1 ~(n-1)本の出力端子(以下、単に、未接続の出力 端子という)がある場合を図示している。図6に示す例 の場合、奇数番目用メモリ20への書き込みは、先頭よ り(n-1)をプラスしたアドレスから行い、偶数番目 用メモリ21への書き込みは、先頭アドレスより書き込 むものとする。こうすることで、先頭から順次読み出す と、D1nから有効データが出力され、図6に示す表示 データ(DDATA)が得られる。

【0031】しかしながら、図4に示す入力レジスタ回 第154、およびストレージレジスタ回路155には ドレインドライバの出力端子勢かだけのデータをラッチ する必要がある。そのため、前途したように、ドレイン ドライバの未接続の出力端子には、無効表示データとして、Hレベル、あるいは、Lレベルを出力していた。そ して、Hレベル、あるいは、Lレベルを出力していた。そ して、BOKによいて、例えば、ドレインドライ バ(DRV1)の未接続の出力端子分の無効表示データ としてHレベルを送出し、かつ、ドレインドライバ(D RV2)の1~(n-1)本の出力端子分の有効表示データとしてHレベルであった場合に、バスライン上のデータ の並が、Hレベル(ドレインドライバ(DRV1)への 無効表示データ) → Lレベル (ドレインドライバ (DR V2) への有効表示データ) → Hレベル (ドレインドラ イバ (DRV1) への無効表示データ) となるので、バ スライン上の転送周波数が上昇する場合があった。

【0033】 図9は、図8に示す回路構成において、カ ウンタ・CKデコーダ部30を除いた回路構成を示すブ ロック図である。この図9に示す回路構成において ス タートパルス (SST) がHレベルにたるとノア同路 (NOR) がLレベルとなるので、スタートパルス(S ST) がHレベルのときに 読み出し田クロック信号 (CLK)が印加されることで、D型フリップ・フロッ プ回路(FF)はリセットされ、出力端子(Q)はLレ ベルとなり、選択信号 (M) はLレベルとなる。次に、 スタートパルス (SST) がLレベルとなると、ノア回 路(NOR)の出力は、D型フリップ・フロップ回路 (FF)の出力端子(Q)がHレベルのときはLレベ ル、D型フリップ・フロップ回路(FF)の出力端子 (Q)がLレベルのときはHレベルとなるので、選択信 号(MS)は、読み出し用クロック信号(CLK)に同 期して、Hレベル、Lレベルを繰り返す。マルチプレク サ(MPX)が、選択信号(MS)がレレベルのときに 奇数番目用メモリ20、選択信号(MS)がHレベルの ときに偶数番目用メモリ21を選択するように設定する と、選択信号 (MS) が、Lレベル、Hレベル、Lレベ ル…と変化すると、奇数番目データ、偶数番目データ、 奇数番目データ…が、マルチプレクサ (MPX) からバ スライン133上に送出される。

(2003年) 図名に示す回路構成も、基本的文動作は、 図字に示す回路と同じである。但し、図名に示す回路構成 成では、読み出し用クロック信号 (CLK)のクロック 数が観定数以下の場合は、カウンタ・CKデコーダ部3 の出力 (Dout)が日レベルとなり、読み出し用ク ロック信号 (CLK)のクロック数が設定数を越える と、カウンタ・CKデコーダ部3の出力 (Dout)が がLレベルとなるように設定されている。即ち、カウン タ・CKデコーダ部3のデコード数を、未接続本数 (n-1)と設定しておくことにより、スタートバルス (SST)が入力された後で、読み出し用クロック信号 (CLK)が、(n-1)個入力される間、出力(Dout)は日レイルを維持し、業界信号(MS)は日レベ ut)は日レベルを維持し、業界信号(MS)は日レベ ルに固定される。設定数(未接続本数(n-1))を超えると、読み出し用クロック信号(CLK)に同期して、出力(Dout)はレベルとなり、D型フリップ・フロップ回路(FF)の出力端子(Q)の出力が、選択信号(MS)として出力される。

【0035】このように、本実施の形態では、末接続部 分の無効表示データD11~D1(n-1)を転送する ときは、常時偶数番目用メモリ21を選択するように選 択信号(MS)を生成する、したがって、本実施の形態 では、無効表示データ (D11) のデータとして、ドレ インドライバ(DRV2)に転送される有効表示データ (D21)が転送され、同様に、無効表示データ (D1 2) として、有効表示データ (D22) が転送される。 つまり、本実施の形態では、D21. D21. D22. D22、D23、D23…の順番に表示データを転送 し、有効表示データ(Dln)からは、Dln、D2 n、D1(n+1)・・と転送する。そのため、本実施 の形態では、前述した従来例の場合のように、無効表示 データを含む表示データを転送する際に、バスライン上 の転送周波数を低減することができ、放射電磁雑音の発 生量を少なくすることが可能となる。

【0036】なお、前述の説明では、先頭のドレインド ライバ (DRV1) に未接続の出力端子がある場合につ いて説明したが、これ以外に、最終段のドレインドライ バに末接続の出力端子がある場合や、未接続の端子がな くても、偶数番目のドレインドライバと、奇数番目のド レインドライバの数が異なる場合でも、同様な構成で解 決することができる 例えば、図10に示すように、最 終段のドレインドライバ (DRV4) に、未接続の出力 端子がある場合は、図7に示すセレクタゼネレータ部2 2として、図11に示す同路構成のものを採用すること により、前述と同様の効果を得ることができる。図11 に示す回路構成は、図8に示すオア回路(OR)に代え て、アンド回路(AND)を採用し、さらに、読み出し 用クロック信号 (CLK) のカウント数を (n-1) に 設定するようにしたものである。これにより、図11に 示す回路では、読み出し用クロック信号(CLK)のカ ウント数が(n-1)までは、奇数番目用メモリ20、 偶数番目用メモリ21を交互に選択するように選択信号 (MS)を生成し、読み出し用クロック信号(CLK) のカウント数がnを越えると、常時奇数番目用メモリ2 0の出力を選択するように選択信号 (MS)を生成す る。これによって、末接続の出力端子部分の転送データ (無効表示データ) は、ドレインドライバ (DRV3) と同じ表示データとなる。

【0037】また、図12に示すように、奇数番目のドレインドライバ(DRV1, DRV3, DRV5)と、 の数番目のドレインドライバ(DRV2, DRV4)の 数数目な場合であっても、図7に示すセレクタゼネレ ータ節22として、図11に示す回路構成かものを採用 することにより、前述と同様の効果を得ることができる。さらに、図13に示すように、ドレインドライバ (DRV1)、ドレインドライバ (DRV2)にともに 未接続の出力端子があり、それらの未接続の出力端子のても、図7に示すセレクタゼネレータ部22として、50 14に示す回路構成のものを採用することにより、前述と同様の効果を得ることができる。図14に示す回路は、カウンタ・CKデコーダ部30からの制御信号(SO、S1)により、マルゲアレクサ (MPX2)を切りきえ、選択信号(MS)として、図14の入力端子

(A) に入力される信号、入力端子(B) に入力される信号、入力端子(C) に入力される信号を選択するようにしたものである。

【0038】 即ち、図14に示す回路では、カウンター C K デコーダ部30でのデコード結果により、H レベル、レレベル、あるいは、D 型プリップ・フロップ回路 (FF)の出力端子(Q)の出力にベルを選択するようにしたものである。ここで、カウンタ・C K デコーダ部 30は、ドレインドライバ(D R V 1)の未接続の出力端子(B R V 1)の未接続の出力端子(B R V 1)の未接続の出力端子(B 1 4 のm~(m+j):例えば、20番目~10番目~10番目~10番目~10番目~50番目の出力端子)をそれぞれデコードできるように戻せする、カウンタ・C K デコーダ部30からの制御信号(S 0、S 1)により、マルチプレクサ(M P X 2)で選択する選択信号(M S)の一例を表1に示す。

【表1】

S1	SO	MS
L	L	С
L	н	Α
Н	L	В
Н	Н	В

[0039] また、前述の説明では、選択信号(MS) によって、ドレインドライバの未接続の出力端子用デー を割削しているが、この他に、メモリに書き込む方法 を変更するようにしてもよい、例えば、図6に示すドレ インドライバ(DRV1)に(n-1)本の未接続の出 力端子がある場合、奇数番目用メモリ20の先頭から (n-1)のアドレスには、優数参目用メモリ21ト回

(ロー1)の/トレスには、「飯数舎日用メモリ21と同 じ内容を書き込む。こうすることで、選択信号 (MS) を生成するセレクタゼネレータ部22として、図9に示 す回路構成のものを使用することができる。

【0040】 [実施の形態2]図1において、例えば、本体コンビュータ側などの外部から入力される表示データ(R,G,B)は、1画業単位で入力される場合と、依晶表示パネル10の高解像度、高速動作に伴って、2両素単位で入力される場合との2通りがある。従来で

は、1 画素単位で入力される場合と、2 画素単位で入力 される場合との2通りに応じて、それぞれ別の表示制御 装置を使用するようにしていた。そのため、従来例で は、液晶表示装置のコストが上昇するという欠点があっ た。本実施の形態は、表示制御装置110として、この ような2通りの表示データ入力方式に対応できるように し、その入力モードを、モードピンに印加する電圧、あ るいは、内部で切り替えるようにしたものである。 【0041】図15は、本発明の実施の形態2の表示制 御装置(LSI)のピン配置を示す図である。前述した ように、本実施の形態の表示制御装置110は、1画素 または2画素入力のインタフェースに対応可能であり、 その設定はモードピン (PIX) に印加する電圧で行 う。本実施の形態では、1 画素入力仕様の場合には、モ ードピン(PIX)に印加する電圧をLレベルに固定 し、また、2画素入力仕様の場合には、モードピン(P IX) に印加する電圧をHレベルに固定する。以下、本 実施の形態の表示制御装置110における、1画素入力 仕様と、2両素入力仕様との設定方法について説明す る。図16は、表示制御装置110の各入力機子が そ のまま、インタフェース・コネクタ (CT) に接続され る場合のモードピン(PIX)の設定方法を説明するた めの図である。この場合には、1画素目の各表示デー タ、2画素目の各表示データ、および各制御信号が入力 される入力端子、並びに、モードピン(PIX)が、イ ンタフェース・コネクタ(CT)に直接接続される。し たがって、この例では、例えば、本体コンピュータ等の 外部より、モードピン (PIX) に印加する電圧を設定 し、1 画素入力仕様か、2 画素入力仕様かを設定するこ とになる。

【0042】近年、液晶表示モジュールと、本体コンピ ュータ側とのインタフェースとして、アナログ・インタ フェースに代えて、デジタル・インタフェースが採用さ れている。このデジタル・インタフェースとして、LV DS (Low Voltage DifferentialSignaling) 方式と、 PanelLink方式の2通りが知られている。図1 7は、デジタル・インタフェースとして、LVDS方式 を採用したTFT方式の液晶表示モジュールの要部構成 を示すプロック図である。同図に示すように、コンピュ ータ本体側のグラフィックコントローラ180の出力段 と、表示制御装置110の入力段との間に、それぞれ半 導体集積回路(LSI)で構成されるトランスミッタ (170a, 170b) とレシーバ (160a, 160 b)とが設けられる。それ以外の回路構成は、図1に示 す回路構成と同じであるので、図示は省略している。 【0043】前記トランスミッタ170a(あるいは1 70b)は、グラフィックコントローラ180からのデ ィスプレイタイミング信号(DTMG)、水平同期信号 (Hsync)、垂直同期信号(vsync)および表 示用データ (R・G・B) の全部で21ビットの信号を

並列 - 直列突換して、3本のより対線でレシーバ160 a (あるいは160b) に送出する。前記レシーバ160 の a (あるいは160b) は、前記シリアル信号を直列 - 並列突換して、ディスアレイタイミング信号 (DTM G)、水平同期信号 (Hsync)、垂直用開信号 (アsync) および表示用データ (R·G・B)を表示制 (特装置110に送出する。また、クロック信号 (CK) は、一本のより対線で前記トランスミッタ170a (あるいは170b) からレシーバ160a (あるいは160b) に伝送される。

【0044】図18は、LVDS方式で、外部から表示 制御装置110に表示データ等が入力される場合のモー ドピン (PIX) の設定方法を説明するための図であ る。この場合には、1画素目の入力表示データ、および 2 画素目の入力表示データ無に、コネクタ(CT1, C T2)を有している。2画素目の入力表示データが存在 するか否かは、2画素目の入力表示データが転送されて くるコネクタ (CT2) に電源が生じているか、あるい は、2画素目の入力表示データが転送されてくるレシー バから、クロック信号(CK)が出力されているかを確 認し、その結果を表示制御装置110のモードピン(P IX) に反映させる。2 画素目の入力表示データが転送 されてくるレシーバから、クロック信号(CK)が出力 されているか否かは、例えば、図18に示すようなクロ ックチェック回路60を設けることで可能である。即 ち、抵抗RとコンデンサCからなるローパスフィルタに より、クロック信号(CK)が出力されているかを検出 し、このローパスフィルタからの出力電圧により、モー ドピン (PIX) の電圧を設定する。

【0045】前述した方法は、表示制御装置110のモ ードピン (PIX) に印加する電圧により 入力モード を切り替える方法であるが、この切り替えを、表示制御 装置110の内部で行うことも可能である。図19に示 すように、外部から入力されるディスプレイ・タイミン グ信号は、1ライン内の表示データ区間を示す。よっ て 1 画素入力仕様の場合は、ディスプレイ・タイミン グ信号内のクロック信号(CK)のクロック数は、液晶 表示パネル10の横方向の画素数と一致する。また、2 画素入力仕様の場合は、ディスプレイ・タイミング信号 内のクロック信号 (CK) のクロック数は、液晶表示パ ネル10の横方向の両素数の半分の両素数となる。した がって、図20に示すような回路で、ディスプレイ・タ イミング信号内のクロック信号 (CK)のクロック数 表示制御装置110内部で判断することにより、1 画素入力什様か、2画素入力仕様かを判断することがで きる。

【0046】図20に示す回路では、ディスプレイ・タ イミング信号の立ち上がり時点を、立ち上がり検出回路 300で検出し、これによりカウンタ回路301をリセ ットし、その後、カウンタ回路301でクロック信号

(CK) のクロック数をカウントする。また、ディスプ レイ・タイミング信号の立ち下がり時点を、立ち下がり 検出回路302で検出し、これにより、カウンタ回路3 02のカウント数をラッチ回路303にラッチする。こ のラッチ回路303にラッチされたカウント数と、液晶 表示パネル10の横方向の画素数(即ち、横方向の解像 度)とを、比較回路304で比較する。比較回路304 での比較結果により、ディスプレイ・タイミング信号内 のクロック信号 (CK) のクロック数が、液晶表示パネ ル10の横方向の画素数と一致した場合には、表示制御 装置110の内部で入力モードを1画素入力仕様とし、 また、ディスプレイ・タイミング信号内のクロック信号 (CK)のクロック数が、液晶表示パネル10の機方向 の画素数の半分の画素数と一致した場合には、表示制御 装置110の内部で入力モードを2画素入力仕様とす る。それ以外の場合には、異常処理として処理する。こ の例の場合には、表示制御装置110のモードピン(P IX)が不要となるので、表示制御装置110の小型化 を図る上で有効である。

【回の47】また、前記各実施の形態では、本発明を複 電界方式の液晶表示パネルと適用した場合について説明 たが、これに限定されるものではなく、横電界方式の 液晶表示パネルにも適用可能である。また、前記各実施 の形態では、本発明を TFT方式の液晶表示装置に適用 した場合について説明したが、これに限定されるもので はなく、本発明は、STN方式の単純マトリクス形液晶 表示装置にも適用可能であることは言うまでもない。以 大・本発明をは、ってなされた現明を、前に発明の実施 の形態に基づき具体的に説明したが、本発明は、前記発 例の実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲において種々変更可能であることは勿論 逸脱しない範囲において種々変更可能であることは勿論

である。 【0048】

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

- (1)本発明によれば、表示制御装置から無効表示データを含む表示データを各駆動回路に転送する際に、バスライントの転送周波数を低減することが可能となる。
- (2) 本発明によれば、表示制御装置として各入力モー ド毎に共通のものを使用することができるので、コスト を低減することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態1のTFT方式の液晶表示 モジュールの概略構成を示すブロック図である。

【図2】図1に示す液晶表示パネルの一例の等価回路を 示す図である。

【図3】図1に示す液晶表示パネルの他の例の等価回路 を示す図である。

【図4】図1に示すドレインドライバの概略構成を示す

ブロック図である。

【図5】出力回路の構成を中心に、図4に示すドレインドライバの構成を説明するためのブロック図である。

【図6】図1に示す表示制御装置から送出されるデータ の配列と、クロック信号(CL2A, CL2B)の位相 関係を説明するための図である。

【図7】図1に示す表示制御装置内の表示データ送出部の構成を示す図である。

【図8】図7に示すセレクタゼネレータ部の回路構成を 示すブロック図である。

【図9】図8に示す回路構成において、カウンタ・C K デコーダ部を除いた回路構成を示すブロック図である。

【図10】ドレインドライバに未接続の出力端子がある TFT方式の液晶表示モジュールの他の例を示す図であ

【図11】図7に示すセレクタゼネレータ部の他の回路 構成を示すブロック図である。

【図12】奇数番目のドレインドライバと、偶数番目の ドレインドライバとの数が異なるTFT方式の液晶表示 モジュールを示す図である。

【図13】ドレインドライバに未接続の出力端子がある TFT方式の液晶表示モジュールの他の例を示す図であ ス

【図14】図7に示すセレクタゼネレータ部の他の回路 構成を示すブロック図である。

【図15】本発明の実施の形態2の表示制御装置 (LS I) のビン配置を示す図である。

【図16】表示制御装置の各入力端子が、そのまま、インタフェース・コネクタに接続される場合のモードピン (PIX)の設定方法を説明するための図である。

【図17】デジタル・インタフェースとして、LVDS 方式を採用したTFT方式の液晶表示モジュールの要部 構成を示すブロック図である。

【図18】LVDS方式で、外部から表示制御装置に表示データ等が入力される場合のモードピン(PIX)の


設定方法を説明するための図である。


【図19】外部から入力される制御信号のタイミングチャートを示す図である。

【図20】表示制御装置内で、1 画素入力仕様か、2 画素入力仕様かを判断するための回路構成の一例を示す図である。

【符号の説明】


10…液晶表示パネル、20…奇数番目用メモリ、21 …偶数番目用メモリ、22…セレクタゼネレータ部、3 O…カウンタ・CKデコーダ部、6 O…クロックチェッ ク回路、100…インタフェース部、110…表示制御 装置、120…電源回路、121…正電圧生成回路、1 22…負電圧生成回路、123…コモン電極(対向電 極)電圧生成回路、124…ゲート電極電圧生成回路、 130、DRV…ドレインドライバ、133…表示デー タのバスライン、140…ゲートドライバ、151a. 151b…階調電圧生成回路、152…制御回路、15 3…シフトレジスタ同路、154…入力ラッチ同路、1 55…ストレージレジスタ回路、156…レベルシフト 回路、157…出力回路、158a、158b…電圧バ スライン、160a、160b…レシーバ、170a、 170b…トランスミッタ、180…グラフィックコン トローラ、261…デコーダ部、262、264…スイ ッチ部、263…アンプ回路対、265…データラッチ 部、271…高電圧用アンプ回路、272…低電圧用ア ンプ回路、278、279…デコーダ回路、300…立 ち上がり検出回路、301…カウンタ回路、302…立 ち下がり検出回路、303…ラッチ回路、304…比較 回路、AND…アンド回路、FF…D型フリップ・フロ ップ回路、NOR…ノア回路、OR…オア回路、MP X、MPX2…マルチプレクサ、ITO1…画素電極、 ITO2…コモン電極、D, Y…ドレイン信号線、G… ゲート信号線、TFT1、TFT2…薄膜トランジス タ、CLC…液晶容量、CADD…付加容量、CSTG…保 持容量、COM···共通信号線、CT···コネクタ。






【図1】


図






【図15】






【図16】

図16




【図17】

図17




[図18]

図18




【図19】

図19



(武直帰練期間のタイミングは、1 間楽インタフェースと同じ)

[図20]



【手統補正書】

【提出日】平成12年6月2日(2000.6.2)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置に係 わり、特に、駆動回路(ドレインドライバ)に適用して

有効な技術に関する。

フロントページの続き

(72)発明者 五十嵐 陽一

千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Fターム(参考) 2H093 NA16 NA31 NA43 NA53 ND43

50006 AA16 AA22 AC11 AC21 AF43 AF59 BB16 BC06 BC12 BC23 BF02 BF03 FA00 FA48 FA52 50080 AA10 BB05 CC03 DD28 ER29

EE30 FF11 JJ02 JJ03 JJ04